Basics of VLSI Design
L'application est un guide complet et gratuit de VLSI avec des diagrammes et des graphiques. Il fait partie de l'enseignement de l'électronique et des communications d'ingénierie qui apporte des sujets importants, des notes, des nouvelles et blog sur le sujet. Téléchargez l'application en tant que guide de référence rapide et ebook sur cette électronique et les communications soumises en ingénierie.L'application couvre plus de 90 sujets de conception VLSI en détail. Ces sujets sont divisés en 5 unités.Vous pouvez très facilement passer et réussir dans vos examens ou des entrevues, l'application fournit une révision rapide et référence aux sujets comme une carte flash détaillée.Chaque sujet est complet avec des diagrammes, des équations et d'autres formes de représentations graphiques pour faciliter la compréhension. Certains des sujets abordés dans cette application sont:1. Semiconductor mémoires: Introduction et types2. Read Only Memory (ROM)3. Trois transistor cellule DRAM4. Un transistor DRAM cellulaire5. La mémoire flash6. Bas
- Puissance CMOS Logic Circuits: Introduction7. Conception d'inverseurs CMOS8. MOS Onduleurs: introduction aux caractéristiques de commutation9. Techniques Scan-Based10. Built-In Self test (BIST) Techniques11. prospective historique de conception VLSI: la loi de Moore12. Classification des CMOS types de circuits numériques13. Circuit Design Exemple14. méthodologies de conception VLSIflux 15. conception VLSI16. Conception Hiérarchie17. Concept de régularité, de modularité et de la localité18. fabrication CMOS19. Fabrication Déroulement: Étapes de base20. Fabrication du transistor nMOS21. CMOS fabrication: processus puits p22. CMOS fabrication: processus puits n23. CMOS fabrication: processus de bain double24. diagrammes de bâton et de la conception de tracé de masquetransistor MOS 25.: structure physique26. Le système MOS sous polarisation externe27. Structure et fonctionnement du MOSFET28. La tension de seuil29. caractéristiques de tension actuelles de MOSFET30. Mosfet mise à l'échelle31. Effets de la mise à l'échelleEffets 32. Petite Géométrie33. MOS Des capacités34. inverseur MOS35. caractéristiques de transfert de tension (VTC) de MOS inverseur36. Onduleurs avec type n charge de MOSFET37. Resistive inverseur de charge38. Conception de Onduleurs Depletion-Load39. inverseur CMOS40. Retard définitions de temps41. Calcul du temps de délai42. Inverter Conception avec délai Contraintes: ExempleLogique 43. combinatoires MOS Circuits: introduction44. MOS Logic Circuits avec charges Depletion nMOS: Deux-Input NOR Porte45. MOS Logic Circuits avec charges Depletion nMOS: Generalized NOR Structure à entrées multiples46. MOS Logic Circuits avec charge Depletion nMOS: Analyse transitoire de la porte NOR47. MOS Logic Circuits avec charges Depletion nMOS: Deux-Input NAND Porte48. MOS Logic Circuits avec charges Depletion nMOS: structure NAND Généralisée avec de multiples entrées49. MOS Logic Circuits avec charge Depletion nMOS: Analyse transitoire de la porte NON-ET50. CMOS circuits logiques: NOR2 (deux entrées NOR) porte51. CMOS NAND2 (deux NAND d'entrée) porte52. Mise en page de Simple CMOS Logic Gates,53. Circuits logiques complexes54. Complexe Logique CMOS Portes55. Disposition du complexe CMOS Logic Gates,56. AOI et OAI Portes57. Pseudo-nMOS Portes58. CMOS Full-Adder Circuit & carry sommateur d'ondulation59. CMOS Transmission Portes (Col Gates)60. Complémentaire Pass-Transistor Logic (CPL)61. Sequential Circuits logiques MOS: Introduction62. Comportement des bistable Elements63. Le SR Loquet Circuit64. Clocked Latch SR65. Clocked JK Loquet66. Master-Slave Flip-Flop67. CMOS D-Latch et Edge-Triggered Bascule68. Dynamique Circuits logiques: Introduction69. Principes de base de Passe Transistor CircuitsTous les sujets ne sont pas répertoriés en raison des limitations de caractères définies par le Play Store.
- Puissance CMOS Logic Circuits: Introduction7. Conception d'inverseurs CMOS8. MOS Onduleurs: introduction aux caractéristiques de commutation9. Techniques Scan-Based10. Built-In Self test (BIST) Techniques11. prospective historique de conception VLSI: la loi de Moore12. Classification des CMOS types de circuits numériques13. Circuit Design Exemple14. méthodologies de conception VLSIflux 15. conception VLSI16. Conception Hiérarchie17. Concept de régularité, de modularité et de la localité18. fabrication CMOS19. Fabrication Déroulement: Étapes de base20. Fabrication du transistor nMOS21. CMOS fabrication: processus puits p22. CMOS fabrication: processus puits n23. CMOS fabrication: processus de bain double24. diagrammes de bâton et de la conception de tracé de masquetransistor MOS 25.: structure physique26. Le système MOS sous polarisation externe27. Structure et fonctionnement du MOSFET28. La tension de seuil29. caractéristiques de tension actuelles de MOSFET30. Mosfet mise à l'échelle31. Effets de la mise à l'échelleEffets 32. Petite Géométrie33. MOS Des capacités34. inverseur MOS35. caractéristiques de transfert de tension (VTC) de MOS inverseur36. Onduleurs avec type n charge de MOSFET37. Resistive inverseur de charge38. Conception de Onduleurs Depletion-Load39. inverseur CMOS40. Retard définitions de temps41. Calcul du temps de délai42. Inverter Conception avec délai Contraintes: ExempleLogique 43. combinatoires MOS Circuits: introduction44. MOS Logic Circuits avec charges Depletion nMOS: Deux-Input NOR Porte45. MOS Logic Circuits avec charges Depletion nMOS: Generalized NOR Structure à entrées multiples46. MOS Logic Circuits avec charge Depletion nMOS: Analyse transitoire de la porte NOR47. MOS Logic Circuits avec charges Depletion nMOS: Deux-Input NAND Porte48. MOS Logic Circuits avec charges Depletion nMOS: structure NAND Généralisée avec de multiples entrées49. MOS Logic Circuits avec charge Depletion nMOS: Analyse transitoire de la porte NON-ET50. CMOS circuits logiques: NOR2 (deux entrées NOR) porte51. CMOS NAND2 (deux NAND d'entrée) porte52. Mise en page de Simple CMOS Logic Gates,53. Circuits logiques complexes54. Complexe Logique CMOS Portes55. Disposition du complexe CMOS Logic Gates,56. AOI et OAI Portes57. Pseudo-nMOS Portes58. CMOS Full-Adder Circuit & carry sommateur d'ondulation59. CMOS Transmission Portes (Col Gates)60. Complémentaire Pass-Transistor Logic (CPL)61. Sequential Circuits logiques MOS: Introduction62. Comportement des bistable Elements63. Le SR Loquet Circuit64. Clocked Latch SR65. Clocked JK Loquet66. Master-Slave Flip-Flop67. CMOS D-Latch et Edge-Triggered Bascule68. Dynamique Circuits logiques: Introduction69. Principes de base de Passe Transistor CircuitsTous les sujets ne sont pas répertoriés en raison des limitations de caractères définies par le Play Store.
Catégorie : Éducation
Recherches associées